您的位置：
中国标准在线服务网 >>
全部标准分类 >>
国外标准 >>
IEEE >>
IEEE 1076.3-1997 IEEE Standard VHDL Synthesis Packages

【国外标准】 IEEE Standard VHDL Synthesis Packages

本网站发布时间： 2025-04-28

IEEE 1076.3-1997
定价： 151元 / 折扣价： 129 元
在线阅读

开通会员免费在线看70000余条国内标准，赠送文本下载次数，单本最低仅合13.3元！还可享标准出版进度查询、定制跟踪推送、标准查新等超多特权！查看详情>>

标准简介

适用范围：

This standard defines standard practices for synthesizing binary digital electronic circuits from VHDL source code. It includes the following: a) The hardware interpretation of values belonging to the BIT and BOOLEAN types deÞned by IEEE Std 1076-1993 and to the STD_ULOGIC type defined by IEEE Std 1164-1993. b) A function (STD_MATCH) that provides "don't care" or "wild card" testing of values based on the STD_ULOGIC type. c) Standard functions for representing sensitivity to the edge of a… read more signal. d) Two packages that deÞne vector types for representing signed and unsigned arithmetic values, and that define arithmetic, shift, and type conversion operations on those types. This standard is designed for use with IEEE Std 1076-1993. Modifications that may be made to the packages for use with the previous edition, IEEE Std 1076-1987, are described in 7.2. read less

基本信息

标准号：
IEEE 1076.3-1997
标准名称：
IEEE Standard VHDL Synthesis Packages
英文名称：
标准状态：
发布日期：
实施日期：
出版语种：

标准分类号

标准ICS号：
中标分类号：

关联标准

替代以下标准：
被以下标准替代：
引用标准：
采用标准：

出版信息

页数：
字数：
开本：

其他信息

起草人：
起草单位：
归口单位：
提出部门：
发布部门：

其它标准

推荐标准