您的位置：
中国标准在线服务网 >>
全部标准分类 >>
国外标准 >>
IEEE >>
IEEE P1800 IEEE Approved Draft Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language

【国外标准】 IEEE Approved Draft Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language

本网站发布时间： 2025-06-05

IEEE P1800
定价：
在线阅读

开通会员免费在线看70000余条国内标准，赠送文本下载次数，单本最低仅合13.3元！还可享标准出版进度查询、定制跟踪推送、标准查新等超多特权！查看详情>>

标准简介

适用范围：

This standard provides the definition of the language syntax and semantics for the IEEE 1800(tm)-2017 Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language, which is a unified hardware design, specification, and verification language. The standard includes support for behavioral, register transfer level (RTL), and gate-level hardware descriptions; testbench, coverage, assertion, object-oriented, and constrained random constructs; and also provides… read more application programming interfaces (APIs) to foreign programming languages. read less

基本信息

标准号：
IEEE P1800
标准名称：
IEEE Approved Draft Standard for SystemVerilog--Unified Hardware Design, Specification, and Verification Language
英文名称：
标准状态：
发布日期：
实施日期：
出版语种：

标准分类号

标准ICS号：
中标分类号：

关联标准

替代以下标准：
被以下标准替代：
引用标准：
采用标准：

出版信息

页数：
字数：
开本：

其他信息

起草人：
起草单位：
归口单位：
提出部门：
发布部门：

其它标准

推荐标准