您的位置：
中国标准在线服务网 >>
全部标准分类 >>
国外标准 >>
IEEE >>
IEEE 1364.1-2002 IEEE Standard for Verilog Register Transfer Level Synthesis

【国外标准】 IEEE Standard for Verilog Register Transfer Level Synthesis

本网站发布时间： 2025-04-28

IEEE 1364.1-2002
定价： 207元 / 折扣价： 176 元
在线阅读

开通会员免费在线看70000余条国内标准，赠送文本下载次数，单本最低仅合13.3元！还可享标准出版进度查询、定制跟踪推送、标准查新等超多特权！查看详情>>

标准简介

适用范围：

To develop a standard syntax and semantics for Verilog RTL synthesis. This standard shall define the subset of IEEE 1364 (Verilog HDL) which is suitable for RTL synthesis and shall define the semantics of that subset for the synthesis domain. This standard shall be based on the current existing standard IEEE 1364.

基本信息

标准号：
IEEE 1364.1-2002
标准名称：
IEEE Standard for Verilog Register Transfer Level Synthesis
英文名称：
标准状态：
发布日期：
实施日期：
出版语种：

标准分类号

标准ICS号：
中标分类号：

关联标准

替代以下标准：
被以下标准替代：
引用标准：
采用标准：

出版信息

页数：
字数：
开本：

其他信息

起草人：
起草单位：
归口单位：
提出部门：
发布部门：

其它标准

上一篇： NFPA (Fire) IM02 Fire and Life Safety Inspection Manual, Eighth Edition
下一篇： SFPE Engineering Guide for Evaluation of the Computer Model DETACT-QS

推荐标准